Rekayasa Instrumentasi: Elektronika Digital

1.   Jelaskan prinsip kerja counter 4 bit dibawah ini sehingga bisa menghitung angka dari 0000-1111 dengan flip-flop JK bekerja dengan active low.

-    Counter asinkron

-    Counter sinkron

Kerja dengan tabel kebenaran flip-flop JK!

Untuk counter yang dapat menghitung 4 bit diperlukan rangkaian dengan gabungan 4 flip-flop JK. Rangkaian ini mendapat masukan 2⁴ atau 16 jumlah pulsa dari pulsa ke-0 hingga pulsa ke-15. Setelah pulsa ke-15 akan kembali pada keadaan awal. Namun, pulsa yang dapat dihitung sejumlah 2⁴-1 atau 15 pulsa. Pencacah yang digunakan adalah pencacah active low berarti akan aktif saat mendapat masukan pulsa rendah.

Tabel 1 Tabel kebenaran flip-flop JK

-    Counter asinkron

Gambar 1 Counter asinkron 4 bit

   Jika dilihat dari tabel kebenaran flip-flop JK, setiap flip-flop pada rangkaian pencacah asinkron ini berada pada mode toggle dimana masukan J dan K diberi nilai 1 yang berasal dariVcc. Toggle artinya saat flip-flop aktif keluarannya berlawanan dengan keadaan sebelumnya. Karena pemicu aktif flip-flop­ berupa active low, maka artinya keluaran tiap FF itu akan berpindah keadaan jika pinggiran negatif dari pulsa yang memicunya tiba. 

   Cara kerja dari rangkaian ini dapat dijelaskan sebagai berikut :

1. Misalkan pada keadaan awal semua FF telah direset, sehingga setiap FF mempunyai keluaran nol. Jadi sebelum datang pulsa clock pertama diperoleh DCBA = 0000.

2. Ketika pulsa clock pertama tiba (clock=1), maka FF A akan dipicu pada pinggiran negatifnya, sehingga diperoleh A=1, sedangkan FF lainnya belum bekerja dan tetap pada keadaan awalnya. Untuk daur yang pertama diperoleh keluaran DCBA = 0001.

3. Ketika pulsa clock kedua tiba, maka FF A kembali dipicu pada pinggiran negatifnya, sehingga keluarannya berubah dari menjadi rendah (A=0). Perubahan keadaan pada A merupakan picuan negatif pada FF B, sehingga menghasilkan B=1. sedangkan FF

C dan D tetap pada keadaan awalnya. Untuk daur ini diperoleh DCBA = 0010.

4. Ketika pulsa clock ketiga tiba, maka FF A akan dipicu kembali pada pinggiran negatifnya, sehingga keluaran A menjadi tinggi. Sedangkan FF lainnya tetap berada pada keadaan terakhirnya. Dengan demikian pada daur ini diperoleh DCBA = 0011.

5. Untuk pulsa clock keempat, FF A terpicu sehingga keluaran untuk FF ini menjadi rendah. Perubahan keluaran FF A ini merupakan picuan negatif untuk FF B sehingga keluaran FF B berayun menjadi rendah (B=0). Perubahan keluaran FF B ini akan

memicu FF C sehingga keluaran dari FF C yang semula rendah menjadi tinggi (C=1). Karena FF D belum terpicu, maka keluaran pada daur ini DCBA = 0100.

   Demikian untuk seterusnya didapatkan bahwa FF A akan selalu terpicu oleh pinggiran negatif pulsa clock, sedangkan FF B terpicu oleh pinggiran negatif dari keluaran FF A. FF C terpicu oleh pinggiran negatif keluaran FF B, dan FF D akan terpicu oleh pinggiran negatif dari keluaran FF C. Secara singkat dikatakan bahwa setiap keluaran dari masing-masing FF akan memicu FF lain yang ada dibelakangnya.

Gambar 2 Pulsa yang dibangkitkan pada pencacah 4 bit

-    Counter sinkron

Pada pencacah sinkron, flip-flop pada suatu tingkat hanya akan memberikan respon setelah flip-flop pada tingkat sebelumnya menyelesaikan transisinya.

Gambar 3 Rangkaian counter sinkron 4 bit

Dengan menggunakan operasi active low, cara kerja kerjanya dapat dijelaskan sebagai berikut:

1.      Dari tabel kebenaran flip-flop JK (tabel 1) diketahui flip-flop ke-1 berada pada mode toggle  karena J dan K mendapat masukan nilai 1, sedangkan flip-flop lainnya pada mode tetap saat awal karena J dan K keduanya mendapat masukan 0.

2.      Pada keadaan awal semua flip-flop berada pada status reset, sehingga setiap flip-flop mempunyai keluaran nol. Jadi, sebelum datang pulsa clock pertama diperoleh nilai keluaran counter 0000.

3.      Ketika pulsa clock  pertama datang, pulsa muncul pada setiap flip-flop. Flip-flop ke-1 akan men-toggle dari rendah ke tinggi (nilai biner 0 menjadi 1), sedangkan flip-flop lainnya tidak men-toggle karena berada dalam mode tetap (J dan K = 0). Untuk daur yang pertama diperoleh keluaran pencacah 0001.

4.      Ketika pulsa kedua tiba, pulsa muncul pada semua flip-flop. Flip-flop ke-1 akan dipicu oleh transisi negatif, sehingga diperoleh nilai keluaran flip-flop ke-1 = 0. Flip-flop ke-2 dapat men-toggle karena berada dalam mode togge (J dan K = 1), sehingga diperoleh keluaran flip-flop ke-2 = 1. Flip-flop lainnya masih dalam mode tetap, sehingga untuk daur ini keluaran pencacah adalah 0010.

5.      Pulsa ketiga tiba pada semua flip-flop dan memicu flip-flop ke-1, sehingga keluarannya menjadi sama dengan 1. Flip-flop ke-2 dan lainnya berada pada mode tetap (J dan K = 0), sehingga keluaran pencacah adalah 0011.

6.      Pulsa keempat akan memicu flip-flop ke-1, sehingga keluarannya menjadi sama dengan 0. Flip-flop ke-2 dapat men-toggle sehingga keluarannya menjadi sama dengan 0. Gerbang AND pertama menjadi aktif karena mendapat nilai input 1 dan 1, sehingga flip-flop ke-3 dapat men-toggle dan nilai keluarannya berubah menjadi = 1, sedangkan flip-flop ke-4 masih dalam mode tetap. Untuk daur ini diperoleh keluaran pencacah 0100, dan seterusnya.

7.      Gerbang AND kelima akan aktif dan men-toggle flip-flop ke-4 pada pulsa masukan kedelapan karena mendapat dua nilai masukan 1 dari keluaran gerbang AND pertama dan flip-flop ke-3.

Gambar 4 Timing diagram counter sinkron 4 bit

2.   Jelaskan prinsip kerja multiplekser dan demultiplekser dengan gerbang logika!

-    Multiplekser

Multiplekser merupakan suatu sakelar putar satu jalan versi elektronika. Berbeda dengan sakelar putar mekanis yang harus memutar rotor untuk memilih data, pada multiplekser yang memutar sakelar adalah gerbang logikanya dengan pemilih data adalah nilai dari data selektor yang ditentukan.

Gambar 5 Gerbang logika multiplekser

   Rangkaian gerbang logika diatas adalah rangkaian gerbang logika pada multiplekser yang prinsip kerjanya dapat dijelaskan sebagai berikut:

   Misalkan terdapat 4 data masukan x₀ = 1, x₁ = 0, x₂ = 1, x₃ = 1 dan pemilih data s₀ = 1 dan s₁ = 1. Tinjau gerbang AND 1, x₀ akan memberikan nilai sama dengan 1, pemilih data s₀ akan melewati gerbang inverter sebelum masuk ke gerbang AND 1 sehingga nilainya berubah menjadi nol. Karena salah satu masukan AND 1 bernilai 0 maka keluarannya bernilai nol. Berarti multiplekser tidak memilih data x₀ untuk dilewatkan.

   Tinjau gerbang AND 4, x₃ akan memberikan nilai 1, s₀ masuk gerbang AND 4 tanpa melewati inverter sehingga nilainya tetap 1, s₁ juga langsung masuk ke gerbang AND 4 dan memberikan nilai 1. Dengan tiga masukan gerbang bernilai 1, maka keluarannya akan bernilai 1. Berarti dengan nilai data masukan x₀ = 1, x₁ = 0, x₂ = 1, x₃ = 1 dan pemilih data s₀ = 1 dan s₁ = 1, multiplekser akan memilih dan mengeluarkan masukan x₃.

   Pemilih datanya kemudian coba diganti menjadi s₀ = 0 dan s₁ = 0. Tinjau gerbang AND 1 x₀ akan memberikan nilai sama dengan 1, pemilih data s₀ akan melewati gerbang inverter sebelum masuk ke gerbang AND 1 sehingga nilainya berubah menjadi satu, pemilih data s₁ akan melewati inverter sebelum masuk ke gerbang AND 1. Dengan masukan gerbang AND 1 yang seluruhnya bernilai 1, maka keluran gerbang akan sama dengan satu. Ini berarti dengan nilai data masukan x₀ = 1, x₁ = 0, x₂ = 1, x₃ = 1 dan pemilih data s₀ = 0 dan s₁ = 0, multiplekser akan memilih dan mengeluarkan data masukan x₀.

-    Demultiplekser

Demultiplekser mengarahkan data dari suatu sumber ke salah satu diantara sejumlah kemungkinan tempat tujuan.

Gambar 6 Rangkaian gerbang logika pada demultiplekser

   Rangkaian gerbang logika pada gambar 6 adalah rangkaian gerbang logika pada multiplekser yang prinsip kerjanya dapat dijelaskan sebagai berikut:

   Terdapat satu masukan bernilai 1. Misalkan pemilih data K₁ = 0 dan K₂ = 1. Tinjau gerbang Go, data selector K₁ akan melewati inverter sebelum masuk ke gerbang Go sehingga nilai menjadi satu, data selector K₂ juga melewati inverter sehingga nilainya berubah menjadi nol. Karena ada salah satu masuka gerbang AND yang bernilai nol, maka keluarannya akan bernilai nol. Hal ini berarti data tidak akan dilewatkan pada saluran Y₀. Tinjau gerbang G₁, pemilih data K₁ akan melewati inverter sebelum masuk ke gerbang Go sehingga nilai menjadi satu, pemilih data K₂ langsung masuk ke gebang G₁ tanpa melewati inverter sehingga nilainya tetap satu. Karena semua masukan gerbang AND G₁ bernilai 1, maka keluarannya akan bernilai sati. Hal ini berarti data masukan akan dilewatkan melalui saluran Y₁.

·      Tambahan

1.   Jelaskan mengenai clock rising up dan falling down!

-       Keadaan clock rising up, yaitu keadaan dimana clock akan aktif apabila terjadi transisi dari bit 0 ke bit 1.

-          Keadaan clock falling down, yaitu keadaan dimana clock akan aktif apabila terjadi transisi dari bit 1 ke bit 0.

2.   Jelaskan mengenai BCD to seven segment!

Dekoder seven segment adalah rangkaian untuk menterjemahkan bilangan biner agar dapat ditampilkan pada tampilan seven segment.

Tabel spesifikasi IC 74LS47

3.   Jelaskan tentang seven segment common anoda dan common katoda!

Seven segmen adalah sebuah penampil yang terdiri dari 7 buah LED yang dibentuk angka 7. Setiap LED yang menyusunnya diberi label ‘a’ sampai ‘g’ dengan salah satu terminal LED dihubungkan menjadi satu sebagai kaki common.

Common anoda adalah pin yang terhubung dengan semua kaki anoda dalam seven segmen. Common anoda diberi tegangan Vcc dan akan aktif pada saat diberi logika rendah (0) atau sering disebut active low.

Common katoda adalah pin yang terhubung dengan semua kaki katoda dalam seven segmen. Common katoda diberi ground dan akan aktif pada saat diberi logika tinggi (1) atau sering disebut active high.

Gambar 7 (a) common katoda (b) common anoda

4.   Beri contoh aplikasi Mux-DeMux!

Aplikasi pada jaringan warnet dimana didalam sitem jaringan tersebut di dalamnya menggunakan fungsi dari multiplekser dan demultiplekser. Dalam warnet terdapat beberapa komputer yang sedang mengakses internet misalnya. Data-data dari komputer  itu masuk ke dalam multiplekser untuk dipilih komputer mana yang akan dimasukkan ke saluran output lebih dulu kemudian bergantian lainnya. Lalu dari server data permintaan dari web yang diakses oleh komputer-komputer yang ada dipilah-pilah oleh demultiplekser ke beberapa kemungkinan saluran untuk dipilih di saluran manakah suatu data tertentu harus dilewatkan. Mux-Demux ini terdapat dalam perangkat hub.

·      Tentang counter, dan Mux-DeMux.

1.   Jelaskan tentang jalannya pulsa clock pada rangkaian counter asinkron dan sinkron berkaitan dengan active low dan  falling down clock!

Yang dimaksud dengan active low adalah keadaan yang akan berfungsi apabila siberi kondisi low. Dalam hal ini keadaan yang dimaksud adalah toggle flip-flop JK. Pada saat masuk kondisi low mode toggle flip-flop akan aktif dan mengubah nilai keluarannya menjadi berlawanan dari sebelumnya.  Yang dimaksud dengan falling down clock adalah keadaan yang akan aktif apabila terjadi transisi dari bit 1 ke bit 0.

·      Pada counter asinkron

Gambar 1 Timing diagram pulsa clock

Pada pulsa ke-0, clock belum bisa mengaktifkan toggle sehingga, keluaran pulsa FF 0 sampai FF 2 masih nol. Pada saat pulsa falling down dari 1 ke 0, sehingga mengaktifkan toggle dan keluaran FF 0 berubah dari nol menjadi satu, sedangkan FF yang lainnya belum berubah karena belum mendapat masukan pulsa yang dalam keadaan transisi dari 1 ke 0. Karena counter yang dipakai adalah asinkron, maka masukan suatu flip-flop adalah keluaran dari flip-flop sebelumnya.

Saat keluaran FF0 yang menjadi masukan dari FF1 mencapai keadaan transisi tersebut, flip-flop 2 kemudian toggle sehingga keluaran Q1 berubah kondisi dari 0 menjadi satu, sedangkan FF 2 masih nol karena pulsa Q1 belum mecapai masa falling down. Begitu Q1 mencapai masa transisi, Q2 berubah dari keadaan yang semula nol menjadi 1, dan begitu seterusnya.

·      Pada counter sinkron

Gambar 2 Rangkaian pencacah sinkron

Gambar 3 Timing diagram pulsa clock

Pada pencacah sinkron masukan pulsa pada flip-flop berlangsung secara bersama-sama. Hanya saja masukan J dan K pada FF setelah FF ke-0 merupakan keluaran dari FF sebelumnya. Nilai keluaran yang membuat FF menjadi dalam keadaan toggle adalah 1 dan keadaan tersebut aktif apabila mendapat transisi pulsa dari 1 ke 0, sehingga keadaan keluarannya dapat berubah. Jadi, pada saat pulsa clock ke-1 tiba dan falling down hanya keluaran FF0 yang berubah dari 0 menjadi 1 sedangkan FF1 tidak berubah karena mode operasinya belum menjadi toggle atau masih dalam mode tetap dengan masukan J dan K sama dengan nol. Baru kemudian setelah pulsa clock kedua masuk dan bertransisi dari 1 ke 0 FF1 berada dalam keadaan toggle dan mengubah keluarannya dari nol menjadi satu. Hal ini karena FF1 sudah mendapatkan nilai 1  dari FF0, sehinga menjadi toggle dan saat keluaran FF0 falling down keadaan toggle tersebut aktif dan membalik nilai keluaran FF1.

Masukan FF2 berasal dari keluran gerbang AND yang masukannya berasal dari keluaran FF0 dan FF1. Gerbang AND pertama akan bernilai 1 dan akan mengakibatkan FF2 menjadi toggle pada saat keluaran FF0 dan FF1 bernilai 1. Dapat dilihat pada timing diagram bahwa hal itu terjadi saat pulsa keempat masuk dan saat pulsa falling down keadaan toggle aktif dan merubah keluaran FF2 dari 0 menjadi 1. Flip-flop 2 akan terus mengalai nilai 1 hingga menjadi toggle kembali saat keluaran FF0 dan FF1 bernilai 1 yaitu saat pulsa clock ke-8. Begitu pula untuk FF3 yang masukannya juga merupakan keluaran dari gerbang AND. Hanya saja masukan gerbang tersebut berasal dari keluaran FF0, FF1, dan FF2. Jadi, FF3 akan menjadi toggle saat keluaran FF0, FF1, dan FF2 bernilai 1. Hal tersebut terjadi saat masukan pulsa clock ke-8. Dan saat pulsa falling down keadaan toggle aktif dan mengubah keluaran FF3 dari 0 menjadi 1, demikian seterusnya. 

2.      Mengapa pulsa clock yang digunakan adalah active low bukan active high?

Hal itu dikarenakan karakteristik dari flip-flop JK yang aktif saat diberi pulsa masukan rendah, sehingga dipergunakan active low.

3.      Mengapa kerja dari pencacah sinkron dapat dikatakan lebih cepat dari pada pencacah asinkron?

Karena pada pencacah sinkron masukan pulsa clock deberikan pada setiap flip-flop pada saat yang beramaan. Sedangkan pada pencacah asinkron masukan pulsa clock dirangkai seri, sehingga flip-flop harus menunggu datangnya pulsa untuk menjadi aktif. Apabila rangkaian flip-flop yang digunakan banyak, maka flop-flop yang paling belakang harus menunggu sangat lama untuk dapat beroperasi.

4.      Mengapa multiplekser disebut sebagai saklar putar yang cepat?

Karena untuk memilih data digunakan data selektor yang nilainya dapat dikondisikan untuk melewatkan suatu masukan, dan nilai masukannya pun dapat berubah dengan cepat sehingga pemilihan datanya dilakukan dengan cepat. Misalnya dalam suatu komputer dengan prosesor 1 GHz, maka masukannya adalah 10⁹ pulsa per detik, sehingga sakelar dapat dikatakan berputar 10⁹ kali dalam satu detik. Apabila dibandingkan dengan sakelar putar mekanis yang perputarannya dilakukan oleh manusia, perputaran sakelarnya mungkin hanya sampai 2 putaran tiap detik.

5.      Apakah mungkin dalam multiplekser terdapat kondisi beberapa masukan menjadi bernilai 1?

Tidak, hal itu dihindari dengan mengatur data selektornya sehingga data yang dapat dilewatkan hanya satu data dalam satu saluran .

6.      Bagaimana dengan demultiplekser, jelaskan prinsip kerjanya!

Demultiplekser bekerja berkebalikan dengan multiplekser. Terdapat beberapa saluran keluaran hanya dengan satu masukan dalam demultiplekser. Dengan bantuan data selektor, data yang masuk akan ditentukan pada saluran yang mana ia dilewatkan. Bukan dari satu data masukan menjadi data-data keluaran yang banyak yang dilewtkan pada beberapa saluran. Tapi hanya terdapat satu data masukan dan satu data keluran, karena terdapat banyak saluran satu data itu dipilihkan jalan keluarnya oleh data selektor.